Registrarse
Curso

DISEÑO DE CIRCUITOS EN FPGA CON VHDL (ONLINE)

  • Desde: 15/4/15
  • Hasta: 1/7/15
  • Campus Virtual
  • Idioma: Castellano
  • Online

Preinscripción desde el 13/3/15

Promovido por:
Dpto. de Informática de Sistemas y Computadores

Responsable de la actividad:

Inscripción online cerrada

Modalidad

Presencial Online Emisión en directo

0 horas

40 horas

0 horas
Lugar de impartición
Internet
Certificación

Aprovechamiento

Modalidad

ONLINE

Curso

2014-2015

ECTS

4

Campus

Virtual

0 h

Presenciales

40 h

Online

Ver condiciones de la actividad
Precio Colectivo
150 € Alumno UPV 
150 € Alumni UPV PLUS o AAA UPV 
150 € Personal UPV 
250 € Público en general 
200 €  Miembros colegios profesionales, alumnos otras universidades y desempleados
250,00 € - Público en general
150,00 € - Alumno UPV
150,00 € - Alumni UPV
150,00 € - Personal UPV
200,00 € - Miembros colegios profesionales, alumnos otras universidades y desempleados

Objetivos

- Identificar las etapas de diseño para FPGAs utilizando el lenguaje VHDL
- Utilizar eficientemente las herramientas de desarrollo para VHDL y FPGA
- Implementar circuitos lógicos en VHDL tanto combinacionales como secuenciales
- Programas dispositivos lógicos tipo FPGA
- Desarrollar soluciones hardware a partir de una descripción del problema a resolver

Acción formativa dirigida a

Alumnos y titulados de informática, telecomunicaciones, ingeniería eléctrica o electrónica que quieran introducirse en el desarrollo para dispositivos lógicos programables tipo FPGA y en el diseño de circuitería con VHDL.
Profesionales que quieran mejorar sus habilidades en este ámbito.

Profesores

Metodología didáctica y sistemas de evaluación

Curso 100% online, no es necesaria la presencia física del alumno; todo el material estará disponible en la plataforma educativa PoliformaT de la UPV.
Para facilitar el aprendizaje del alumno, mejorar la interactividad profesor-alumno y la realimentación se realizarán seminarios periódicos mediante el sistema de videoconferencia de la UPV.

SEMINARIOS:
A lo largo del curso se ofrecerán una serie de seminarios interactivos utilizando la plataforma de videoconferencia de la UPV para presentar conceptos teóricos, detalles del lenguaje VHDL, ejemplos de diseño, resolución de dudas, etc.

Todos los alumnos, incluyendo aquellos que por cualquier razón no puedan conectarse en directo al sistema de videoconferencia, tendrán la oportunidad de visualizar bajo demanda y en cualquier momento del curso la grabación de estas sesiones.

Temas a desarrollar

1. Introducción a los lenguajes de descripción de hardware y a los dispositivos lógicos programables
- ¿Qué es un lenguaje de descripción de hardware?
Diferencias con los lenguajes de programación y usos
- ¿Qué es un dispositivo lógico programable tipo FPGA?
Características, beneficios
- Tendencias modernas en el diseño de hardware
2. Flujo de diseño: simulación y síntesis de circuitos
- ¿Por qué simular un circuito?
- ¿En qué consiste la síntesis de un circuito?
Importancia del uso de patrones de diseño
3. Presentación del lenguaje VHDL
- Breve introducción, versiones
- Características principales
- Otros lenguajes de descripción de hardware
4. Fundamentos de VHDL
- Breve descripción de los tipos de datos principales
- Señales , variables, constantes y atributos
- Descripción de un módulo
- Interfaz (entity), entradas y salidas (ports) de un módulo
- Implementación (architecture), señales internas
- Componente (component)
- Otros elementos del lenguaje: package y library
5. Diseño estructural
- Introducción
- Declaración de un componente
- Instanciación de un componente
- Conexión de las entradas y salidas de un componente
6. Diseño de flujo de datos
- Introducción
- Sentencias paralelas de asignación
7. Bloques secuenciales de descripción de hardware
- Introducción al diseño algorítmico
- Proceso VHDL (process) y variables
- Tipos de procesos en VHDL
- La lista de sensitividad
- Sentencias secuenciales: asignaciones y bucles
- Diferencias entre señales y variables dentro de un proceso
8. Descripción de máquinas de estados en VHDL
- Introducción a las máquinas de estados
- Autótamas de Moore y Mealy
- Alternativas de descripción en VHDL
9. Tipos de datos en profundidad
- Drivers y funciones de resolución
- Subtipos, conversiones
- Tipos definidos por el usuario
10. Verificación y bancos de prueba
- Introducción a la verificación
- Verificación temporal
- Verificación funcional
- Bancos de prueba en VHDL
11. Subprogramas
- Introducción
- Procedimientos
- Funciones
12. Configuraciones

13. Arquitectura de la familia Cyclone IV
- Entradas y salidas
- Elementos lógicos
- Bloques de memoria
- Otros elementos
14. Características del diseño de circuitería en FPGAs
- Señales de reloj
- Sincronización de entradas
- Inicialización

Estos dos últimos temas son tratados de forma transversal para la realización de las prácticas
y la aplicación de los contenidos del curso.

Inscripción online cerrada

Visita otros cursos relacionados con...

diseño hardware diseño lógico fpga vhdl puertas lógicas biestables máquinas estados autómatas